Вчера компания Intel опубликовала информацию о некоем интерфейсе грядущего поколения, тот или другой будет приспосабливаться в порядках на основанию многоядерных процессоров. Полностью может быть, что сведения разработки будет приспосабливаться при разработке шины CSI. Информацию о ноу-хау выпустили веб-сайты TG Daily и EE Times. Главное добродетель новейшего интерфейса – сочетание высочайшей пропускной возможности (до 15 Гбит/с) и густого энергопотребления (менее 5,0 мВт на каждый гигабит в секунду при пропускной возможности 15 Гбит/с). Для сопоставления – довольно прогрессивный по сегодняшним меркам интерфейс PCI Express 2.0 при пиковой пропускной возможности 5 Гбит/с обладает удельное энергопотребление 20 мВт на каждый гигабит в секунду. При скорости передачи предоставленных 5 Гбит/с новейший интерфейс Intel владеет ватерпасом энергопотребления менее 2,7 мВт на каждый гигабит в секунду. На теоретическом уровне, Intel может повысить пропускную способность имеющихся интерфейсов в трижды, наслаждаясь лишь 25% ватерпаса энергопотребления сегодняшних интерфейсов. Схожей эффективности удалось достигнуть за счёт динамического управления частотой и напряжением встречающего и передающего чипов, а также неких остальных нововведений. Intel подчёркивает, что на данный момент многообещающий интерфейс находится в стадии разработки, но по мере готовности он может отыскать употребление в многоядерных порядках. К примеру, он может заменить собой сегодняшнюю системную шину, употребляемую процессорами Intel. Компания также разработала чип-диспетчер, тот или другой дозволяет аппаратно распределять потоки меж ядрами процессора. Производительность симулированного 64-ядерного процессора при его поддержки удалось повысить в дважды. Хотелось бы веровать, что все эти разработки Intel приведут к возникновению действенных и эконом многоядерных процессоров.